一、叠层结构要求：罗杰斯板不能用"普通四层板"结构
这是罗杰斯高频板阻抗设计区别于普通板的核心要求：
普通四层板是"2/3 层一张芯板，上下压 PP（半固化片）来控制外层阻抗"，而 PP 在压合填充时厚度不稳定、流胶不均，会导致外层阻抗漂移，不适合罗杰斯高频板。
正确做法是采用"双芯板结构"：即外层阻抗线的参考介质由芯板（Core）提供，因为芯板中间的介质厚度稳定可控，能保证外层阻抗线信号稳定。
芯板厚度与中间介质厚度都可调，但阻抗线宽/线距必须跟着叠层一起调整，不能只改叠层不改线宽。
两种常见罗杰斯高频板阻抗叠层示例（以 RO4350B，Dk=3.48 为例）：
双面板/顶底层都有信号线：L1/L2 与 L3/L4 各用一张 RO4350B 0.254mm 芯板，中间用 0.1+0.73+0.1mm 介质填充。
仅顶层（或底层）有信号线：信号层相邻的 L1/L2 用一张 RO4350B 0.254mm，中间填充 0.1+0.73+0.1mm，另一侧 L3/L4 用 0.23mm FR-4。
混压设计：只把承载高频/高速信号的关键层用罗杰斯，电源层、地层和低速层用 FR-4，兼顾性能与成本（罗杰斯价格约为 FR-4 的 5~10 倍）。混压时叠层要保证高频层紧邻完整参考平面。
二、阻抗计算与仿真要求
必须用专业工具计算，不能靠凭经验估：罗杰斯官方的 MWI（Microwave Impedance Calculator）微波阻抗计算器内置了精确的材料参数模型（含 Dk 随频率变化的数据）；PCB 厂和设计端常用 Polar SI9000/SI8000。
计算要用"厂家实测/批次 Dk 值"校正模型：同型号不同批次 Dk 波动虽小（罗杰斯出厂波动 ≤±0.05），但高频下仍会带来阻抗漂移，专业做法是按批次实测 Dk 修正计算。
模型选对：共面波导、微带线、带状线（同介质/不同介质）等模型阻抗差异明显——相同线宽下，微带线阻抗通常比带状线高 10%~15%（微带线有空气介质，等效 Dk 更低）。选错模型，算出来就全错。
把公差算进设计：设计输出应给出"线宽 ± 公差 → 阻抗波动区间"，并预留余量，而不是只给一个理想值。
三、布线设计要求
完整参考地平面：高频信号层必须有连续的地平面作参考，高频器件下方禁止挖槽、禁止走线割裂地平面，否则局部阻抗突变。
差分对：严格等长等距布线（长度差一般控制在 5mil 内），差分间距 S 直接决定差分阻抗——间距小于线宽时耦合显著增强，差分阻抗明显低于两倍单端阻抗。
过孔处理：过孔会破坏局部阻抗，尽量少打过孔，射频路径优先用盲埋孔、必要时背钻去除残桩（stub），减少反射。
隔离：高频线与电源、模拟线保持足够间距（一般 ≥3 倍线宽），必要时加地过孔墙（Via Fence）抑制串扰。
七、制造工艺对阻抗的配合要求（设计时需一并考虑）
设计给出的公差最终要靠工艺实现，选板厂和写规格时要对齐以下能力：
线宽公差：高频板需 ≤±0.015mm（约 ±0.6mil），需 LDI 激光直写曝光；≥10GHz 场景要求更严。
介质厚度均匀性：IPC-6018C 要求优于 ±10%，罗杰斯板多层板每层介质厚度偏差最好控制在 ±0.01mm 内。
Dk 批次一致性：选用同批次板材，避免 Dk 波动。
检测：出厂应做 TDR 阻抗测试（IPC-TM-650 2.5.5.7，测试上升时间 ≤35ps），高端要求 100% 全检并附阻抗测试报告，关键射频链路再用 VNA 做插损/回波损耗验证。
八、板材选型与频率的对应关系
阻抗设计的前提是选对板，可按频率快速定位：
≤1GHz：常规 FR-4 即可（Dk≈4.2）；
1~10GHz：中高频板材（如 RO4350B、RO4003C）；
≥10GHz / 毫米波（77GHz 雷达）：必须用高频板（RO3003、RT/duroid 5880 等超低损耗材料）。
EN